(12) 公開特許公報(A)

(11)特許出屬公開番号 特開2002-328804 (P2002-328804A)

(43)公開日 平成14年11月15日(2002.11.15

A				
(51) Int.Cl.7		識別記号	FI	テーマコード(参考)
G06F	9/30	3 1 0	G06F 9/30	310C 5B033
	9/42	3 3 0	9/42	330R

審査請求 有 請求項の数61 OL (全 11 頁


(21)出願番号 (62)分割の表示 (22)出願日	特額2002—125731(P2002—125731) 特額平7—143544の分割 平成7年6月9日(1995.6.9)	(71)出題人 594154428 エイアールエム リミテッド イギリス国 シーピー1 9エヌジェイ ケンプリッジ, チェリー ヒントン, フル	
(31) 優先権主張番号 (32) 優先日 (33) 優先権主張国	9411670 4 平成6年6月10日(1994.6.10) イギリス (GB)	バーン ロード 110 (72)発明者 エドワード コレス ネビル イギリス国ケンプリッジ, ウオータービー	
		デ. ステーション ロード 51 (74)代理人 100066692 弁理士 浅村 皓 (外 3名) Fターム(参考) 58033 AA05 AA07 BA02 BA05 EA17	

(54) 【発明の名称】 データ処理装置、命令セット切換方法、データ処理アーキテクチャおよびデータ処理装置作動方法

(57)【要約】

【課題】 マルチセットのプログラム命令を切り換える こと。

【解決手段】 データ処理装置は、データメモリに記憶された所定の複数の命令セットのうちの連続するプログラム命令ワードを実行するように動作可能なプロセッサコア10と、データメモリ内の次のプログラム命令ワードのアドレスを示すプログラムカウンタレジスタ130と、カウンタレジスタの内容を変更するように動作可に応答してプログラムカウンタレジスタの1つ以上の所定の複数の命令セットから選択されかコアを制御して所定の複数の命令セットから選択されかつプログラムカウンタレンスタの1つ以上の表示ピットの状態によって指定されたカレント命令セットのプログラムカウンタレジスタの1つ以上の表示ピットの状態によって指定されたカレント命令セットのプログラムカウンタレジスタの1つ以上の表示ピットの状態によって指定されたカレント命令セットのプログラム命令ワードを実行するように動作可能なプロセッサコアコントローラとを備える。



【特許請求の範囲】

【請求項1】 (i) データメモリに記憶された所定の 複数の命令セットのうちの連続するプログラム命令ワー ドを実行するように動作可能なプロセッサコアと、(i i) 前記データメモリ内の次のプログラム命令ワードの アドレスを示すプログラムカウンタレジスタと、(ii i) カレントプログラム命令ワードに応答して前記プロ グラムカウンタレジスタの内容を変更するように動作可 能な論理回路と、(i v)前記プログラムカウンタレジ スタの1つ以上の所定の表示ピットに応答して、前記プ 10 ロセッサコアを制御して、前配所定の複数の命令セット から選択されかつ前記プログラムカウンタレジスタの前 記1つ以上の表示ビットの状態によって指定されたカレ ント命令セットのプログラム命令ワードを実行するよう に動作可能なプロセッサコアコントローラと、 (v) 前 記データメモリに配憶されたプログラム命令ワードにア クセスするように動作可能であり、かつ、前記プログラ ムカウンタレジスタの前記1つ以上の表示ピットに応答 しないメモリアクセスコントローラと、を備えた、デー 夕処理装置。

【請求項2】 第1命令セットのプログラム命令ワードをデコードする第1命令デコーダと、

第2命令セットのプログラム命令ワードをデコードする 第2命令デコーダと、

を備え、

前記プロセッサコアコントローラが、前記第1命令デコーダまたは前記第2命令デコーダのいずれかを制御してカレントプログラム命令ワードをデコードするように動作可能である、

請求項1記載のデータ処理装置。

【請求項3】 前記第1命令セットのプログラム命令ワードが、Xビットのプログラム命令ワードであり、

前記第2命令セットのプログラム命令ワードが、Yビットのプログラム命令ワードであり、

YがXと異なる、

請求項 2 記載のデータ処理装置。

【請求項4】 第1命令セットのプログラム命令ワードが、Xビットのプログラム命令ワードであり、

第2命令セットのプログラム命令ワードが、Yピットの プログラム命令ワードであり、

YがXと異なる、

請求項1記載のデータ処理装置。

【請求項5】 Yが16であり、Xが32である、請求項3記載のデータ処理装置。

【請求項6】 Yが16であり、Xが32である、請求項4記載のデータ処理装置。

【請求項7】 前記プログラムカウンタレジスタの前記 1つ以上の表示ピットが、該プログラムカウンタレジス タの1つ以上の最上位ピットである、請求項1記載のデ ータ処理装置。 【請求項8】 前記プログラムカウンタレジスタの前記 1つ以上の表示ピットが、該プログラムカウンタレジス タの1つ以上の最下位ピットである、請求項1記載のデ ータ処理装置、

【請求項9】 前記プログラムカウンタレジスタの前記 1つ以上の表示ビットが、該プログラムカウンタレジス タの1つ以上の最下位ビットである、請求項2記載のデ ータ処理装置。

【請求項10】 前記プログラムカウンタレジスタの前の記1つ以上の表示ピットが、該プログラムカウンタレジスタの1つ以上の最下位ピットである、請求項3記載のデータ処理装置。

【請求項11】 前記プログラムカウンタレジスタの前記1つ以上の表示ビットが、該プログラムカウンタレジスタの1つ以上の最下位ビットである、請求項4記載のデータ処理装置。

【請求項12】 前記プログラムカウンタレジスタの前記1つ以上の表示ピットが、該プログラムカウンタレジスタの1つ以上の最下位ピットである、請求項5記載の20 データ処理装置。

【請求項13】 前記プログラムカウンタレジスタの前記1つ以上の表示ピットが、前記プログラムカウンタレジスタの1つ以上の最下位ピットである、請求項6記載のデータ処理装置。

【請求項14】 実行されるべきプログラム命令ワードを記憶するデータメモリを備えた、請求項1記載のデータ処理装置。

【請求項15】 データ処理装置によって使用される所 定の複数の命令セットを切り換える方法であって、

30 第1命令に応答して、

- (i)アドレス部分と命令セット表示部分とを有するあるビットシーケンスにアクセスするステップと、
- (ii) 数ピットシーケンスの命令セット表示部分に基づいて前配所定の複数の命令セットから選択された命令セットを識別するステップと、
- (i i i) データ処理装置用のカレント命令セットが前 記ピットシーケンスの前記命令セット表示部分に基づい て識別された前記命令セットであることを示すように1 つ以上の制御フラグをセットするステップと、
- 40 前記ピットシーケンスの前記アドレス部分から誘導されたアドレスから第2命令を検索するステップと、を含み、

前記ピットシーケンスの前記命令セット表示部分によって識別された前記命令セットが、前記ピットシーケンスの前記アドレス部分から誘導された前記アドレスに関連することなく識別可能である。方法。

【請求項16】 前記カレント命令セットの命令として前記第2命令を実行するステップを更に含む、請求項1 5記載の方法。

50 【請求項17】 前記所定の複数の命令セットが第1命

冷セットと第2命令セットとを含み、 前記第1命令セットの命令がXピット命令であり、 前記第2命令セットの命令がYピット命令であり、 YがXと異なる、

請求項15記載の方法。

【請求項18】 Xが32であり、Yが16である、請 求項17記載の方法。

【請求項19】 前記ピットシーケンスの前記命令セッ ト表示部分が、該ピットシーケンスの1つ以上の最下位 ピットを含む、請求項15記載の方法。

【請求項20】 前記ピットシーケンスの前記命令セッ ト表示部分が、該ピットシーケンスの1つ以上の最上位 ピットを含む、請求項15記載の方法。

定の複数の命令セットを切り換える方法であって、 第1命令に応答して、

(i) アドレス部分と命令セット表示部分とを有するあ るビットシーケンスにアクセスするステップであって、 前記命令セット表示部分が、前記ピットシーケンスの前 有する、ステップと

(i i) 前記ピットシーケンスの前記命令セット表示部 分に基づいて前配所定の複数の命令セットから選択され た命令セットを識別するステップと、

(i i i) 前記データ処理装置用のカレント命令セット が前配ピットシーケンスの前配命令セット表示部分に基 づいて識別された前記命令セットであることを示すよう に1つ以上の制御フラグをセットするステップと、 前配ピットシーケンスの前配アドレス部分から誘導され たアドレスから第2命令を検索するステップと、 を含む、方法。

【請求項22】 前記カレント命令セットの命令として 前記第2命令を実行するステップを更に含む、請求項2 1 記載の方法。

[請求項23] 前記所定の複数の命令セットが第1命 令セットと第2命令セットとを含み、

前記第1命令セットの命令がXビット命令であり、 前記第2命令セットの命令がYビット命令であり、 YがXと異なる、

請求項21記載の方法。

【請求項24】 Xが32であり、Yが16である、請 求項23記載の方法。

【請求項25】 前記ピットシーケンスの前記命令セッ ト表示部分が、該ピットシーケンスの1つ以上の最下位 ピットを含む、請求項21記載の方法。

【鯖求項26】 前記ピットシーケンスの前記命令セッ ト表示部分が、該ビットシーケンスの1つ以上の最上位 ピットを含む、請求項21記載の方法。

【請求項27】 所定の複数の命令セットからの命令を 使用して作動することができるデータ処理装置であっ

て、(i) 第1命令セット表示部分に応答し、かつ、ビ ットシーケンスのアドレス部分から第2命令のアドレス を誘導し、また、前記ピットシーケンスの命令セット表 示部分を使って1つ以上の制御フラグをセットするプロ セッサコアと、(i,i)前記1つ以上の制御フラグに応 答するコントローラであって、前記1つ以上の制御フラ グの状態が前記所定の複数の命令セットから選択された カレント命令セットを指定して、該カレント命令セット からの命令として前配第2命令を前記プロセッサコアに 10 実行させる、コントローラと、 を含み、

前記ピットシーケンスの前記アドレス部分から誘導され た前記アドレスに関係なく前記1つ以上の制御フラグが セットされる、

データ処理装置。

【請求項28】 前記1つ以上の制御フラグが、プログ ラムカウンタの1つ以上の所定のピットを含む、請求項 27記載のデータ処理装置。

【請求項29】 メモリシステムを更に含み、該メモリ 記アドレス部分の一部でない少なくとも1つのピットを 20 システムが前記1つ以上の制御フラグに応答しない、請 求項27記載のデータ処理装置。

> 【請求項30】 メモリシステムを更に含み、該メモリ システムに前記1つ以上の制御フラグが与えられない、 請求項27記載のデータ処理装置。

> 【請求項31】 所定の複数の命令セットが、第1命令 セットと第2命令セットとを含み、

前記第1命令セットの命令がXピット命令であり、 前配第2命令セットの命令がYピット命令であり、 YがXと異なる、

30 請求項27記載のデータ処理装置。

【請求項32】 Xが32であり、Yが16である、請 求項31記載のデータ処理装置。

【請求項33】 所定の複数の命令セットからの命令を 使って作動することができるデータ処理装置であって、

(i) 第1命令に応答して、ピットシーケンスにアクセ スして第2命令のアドレスを誘導するプロセッサコアで あって、前記ビットシーケンスがアドレス部分と命令セ ット表示部分とを有し、該命令セット表示部分が前記ピ ットシーケンスの前配アドレス部分の一部でない少なく 40 とも1つのピットを有し、前記第2命令の前記アドレス が前記ビットシーケンスの前記アドレス部分から誘導さ れる、プロセッサコアと、(i i) 前記ピットシーケン スの前配命令セット表示部分を使って1つ以上の制御フ ラグをセットする前記プロセッサコアであって、該1つ 以上の制御フラグの状態が、前記所定の複数の命令セッ トから選択されたカレント命令セットを指定する、前記 プロセッサコアと、(iii)前記1つ以上の制御フラ グに広答して、前記カレント命令セットからの命令とし て前配第2命令を前配プロセッサコアに実行させるコン

50 トローラと、

を含む、データ処理装置。

【請求項34】 前記1つ以上の制御フラグが、プログ ラムカウンタの1つ以上の所定のピットを含む、請求項 33記載のデータ処理装置。

【請求項35】 メモリシステムを更に含み、該メモリ システムが前記1つ以上の制御フラグに応答しない、請 求項33記載のデータ処理装置。

【請求項36】 メモリシステムを更に含み、該メモリ システムに前記1つ以上の制御フラグが与えられない、 請求項33記載のデータ処理装置。

【請求項37】 前記所定の複数の命令セットが、第1 命令セットと第2命令セットとを含み、

前記第1命令セットの命令がXビット命令であり、 前配第2命令セットの命令がYピット命令であり、 YがXと異なる、

請求項33記載のデータ処理装置。

【請求項38】 Xが32であり、Yが16である、請 **求項37記載のデータ処理装置。**

【請求項39】 所定の複数の命令セットからの命令を ヤであって、(i)第1命令に応答してあるピットシー ケンスにアクセスするプロセッサコアであって、前記ピ ットシーケンスがアドレス部分と命令セット表示部分と を有し、前記プロセッサコアが前記ピットシーケンスの 前記アドレス部分から第2命令のアドレスを誘導すると ともに、前記ピットシーケンスの前記命令セット表示部 分を使って 1 つ以上の制御フラグをセットする、プロセ ッサコアと、(i i)状態が前記所定の複数の命令セッ トから選択されたカレント命令セットを指定する前記1 つ以上の制御フラグに応答して、前記カレント命令セッ トからの命令として前記第2命令を前記プロセッサコア に実行させるコントローラと、

を含み、

前記1つ以上の制御フラグが、前記ピットシーケンスの 前記アドレス部分から誘導された前記アドレスに関係な くセットされる、

データ処理アーキテクチャ。

【請求項40】 前配1つ以上の制御フラグが、プログ ラムカウンタの1つ以上の所定のピットを含む、請求項 39記載のデータ処理アーキテクチャ。

【請求項41】 メモリシステムを更に含み、眩メモリ システムが前記1つ以上の制御フラグに応答しない、請 **求項39記載のデータ処理アーキテクチャ。**

【請求項42】 メモリシステムを更に含み、該メモリ システムに前記1つ以上の制御フラグが与えられない、 請求項39記載のデータ処理アーキテクチャ。

【諸求項43】 前記所定の複数の命令セットが第1命 令セットと第2命令セットとを含み、

前記第1命令セットの命令がXピット命令であり、 前記第2命令セットの命令がYピット命令であり、 YがXと異なる。

請求項39記載のデータ処理アーキテクチャ。

【請求項44】 Xが32であり、Yが16である、請 求項43記載のデータ処理アーキテクチャ。

6

【請求項45】 所定の複数の命令セットからの命令を 使って作動することができるデータ処理アーキテクチャ であって、(i)第1命令に応答して、ある ピットシー ケンスにアクセスして第2命令のアドレスを誘導するプ ロセッサコアであって、前記ピットシーケンスがアドレ 10 ス部分と命令セット表示部分とを有し、前記命令セット 表示部分が前記ピットシーケンスの前記アドレス部分の 一部でない少なくとも1つのピットを有し、前記第2命 令の前記アドレスが前記ピットシーケンスの前記アドレ ス部分から誘導される、プロセッサコアと、 (i i)前 記ピットシーケンスの前記命令セット表示部分を使って 1つ以上の制御フラグをセットする前記プロセッサコア であって、前記1つ以上の制御フラグの状態が、前記所 定の複数の命令セットからのカレント命令セットを指定 する、前記プロセッサコアと、(i i i) 前記1つ以上 使用して作動することができるデータ処理アーキテクチ 20 の制御フラグに応答して前記カレント命令セットからの 命令として前記第2命令を前記プロセッサコアに実行さ せるコントローラと、

を含む、データ処理アーキテクチャ。

【請求項46】 前記1つ以上の制御フラグが、プログ ラムカウンタの1つ以上の所定のピットを含む、請求項 45記載のデータ処理アーキテクチャ。

【請求項47】 メモリシステムを更に含み、該メモリ システムが前記1つ以上の制御フラグに応答しない、請 求項45記載のデータ処理アーキテクチャ。

【請求項48】 メモリシステムを更に含み、該メモリ システムに前記1つ以上の制御フラグが与えられない、 請求項45記載のデータ処理アーキテクチャ。

【請求項49】 前記所定の複数の命令セットが第1命 令セットと第2命令セットとを含み、

前記第1命令セットの命令がXピット命令であり、 前配第2命令セットの命令がYピット命令であり、 YがXと異なる、

節求項45記載のデータ処理アーキテクチャ。

【請求項50】 Xが32であり、Yが16である、錆 40 水項49記載のデータ処理アーキテクチャ。

【請求項51】 所定の複数の命令セットを切り換える ことができるデータ処理装置であって、(i) 第1命令 に応答してあるピットシーケンスにアクセスする手段で あって、前記ピットシーケンスがアドレス部分および命 令セット表示部分を有する、手段と、(ii) 前記第1 命令に応答して前記ピットシーケンスの前記命令セット 表示部分に基づいて前記所定の複数の命令セットから選 択された命令セットを識別する手段と、(i i i) 前記! データ処理装置用のカレント命令セットが前記第1命令 50 に応答して前記ピットシーケンスの前記命令セット表示

部分に基づいて識別された前記命令セットであることを 表示するように1つ以上の制御フラグをセットする手段 と、(iv)前記第1命令に応答して前記ピットシーケ ンスの前記アドレス部分から誘導されたアドレスから第 2命令を検索する手段と、

を含み、

前記ピットシーケンスの前記命令セット部分によって識 別された前記命令セットが、前記ピットシーケンスの前 記アドレス部分から誘導された前記アドレスとは関係な く識別可能である、

データ処理装置。

【請求項52】 前記1つ以上の制御フラグが、プログ ラムカウンタの1つ以上の所定のピットを含む、請求項 51記載のデータ処理装置。

【請求項53】 メモリシステムを更に含み、眩メモリ システムが前記1つ以上の制御フラグに応答しない、請 求項51記載のデータ処理装置。

【請求項54】 メモリシステムを更に含み、該メモリ システムに前記1つ以上の制御フラグが与えられない、 請求項51配載のデータ処理装置。

【請求項55】 前配所定の複数の命令セットが第1命 令セットと第2命令セットとを含み、

前記第1命令セットの命令がXビット命令であり、 前記第2命令セットの命令がYビット命令であり、 YがXと異なる、

請求項51記載のデータ処理装置。

【請求項56】 Xが32であり、Yが16である、請 求項55記載のデータ処理装置。

【請求項57】 データ処理装置を作動させる方法であ って、(i) 所定の複数の命令セットから選択された第 30 コンピュータの従来機種のための命令をデコードを可能 1命令セットから第1命令を受けるステップと、(i i) 前記第1命令を変換して第1のセットの1つ以上の 制御信号を発生するステップと、(i i i)前記第1の セットの1つ以上の制御信号に応答してアドレス部分お よび命令セット表示部分を含むあるピットシーケンスに アクセスするステップであって、前記命令セット表示部 分が、前記ピットシーケンスの前記アドレス部分の一部 でない少なくとも1つのピットを有する、ステップと、

(iv) 前記ピットシーケンスの前記命令セット表示部 分の値に基づいて1つの以上の制御フラグをセットし て、カレント命令セットが所定の複数の命令セットから **過択された第2命令セットであることを指定するステッ** プと、(v)前記ピットシーケンスの前記アドレス部分 から誘導されたアドレスを使って第2命令を検索するス テップと、 (vi) 前記カレント命令セットからの命令 として前記第2命令を変換して第2セットの1つ以上の 制御信号を発生するステップと、

を含む、方法。

【諳求項58】 前記所定の複数の命令セットが2つの -命令セットからなる、請求項57記載の方法。

【請求項59】 前記第1命令セットがXビット命令か

前記第2命令がYビット命令からなり、

YがXと異なる、

請求項57記載の方法。

【請求項60】 前記第1命令セットがXビット命令か ちなり、

前記第2命令がYピット命令からなり、

YがXと異なる、

10 請求項58記載の方法。

Xが32であり、Yが16である、請 【請求項61】 求項59記載の方法。

【発明の詳細な説明】

100011

【産業上の利用分野】本発明はデータ処理技術に関し、 より詳細には、複数個のプログラム命令ワードを用いた データ処理に関する。

[0002]

【従来技術】データ処理システムはプログラム命令ワー ドの制御により作動するプロセッサコアにより作動し、 20 プロセッサ命令ワードはデコードされるとプロセッサ内 の個々の素子を制御するコア制御信号を発生し、プログ ラム命令ワード内に指定された処理を行うよう、必要な 演算を実行する。

【0003】従来、異なる命令セット間でその使用を切 り替える手段を設けることによって、2以上の命令セッ トからなるプログラム命令ワードを実行するシステムが 提供されていた。デジタルイクイップメント社のVAX 11コンピュータはVAX命令モード並びにPDP11 にするコンパーチブルモードの双方を有している。

【0004】異なる命令セットへの切り替えを行うため の、命令セット切替は、プロセッサコアへのハードウェ ア配線であっても良いが、これは命令セットの切替のた めに、プロセッサの物理的な再配線を必要とする。この 方法とは異なり、使用される現在の命令セットを指定す るようにプロセッサレジスタを使用することもできる。 この場合命令セットを指定する値をそのプロセッサレジ スタに書き込むことにより、作動中のソフトウェアにより 40 りカレント命令セットを選択することができる。しかし ながら以下に述べるように、この技術は別のプログラム 命令ワードを必要とするので、このことによりソフトウ ·ェア作成に余分な時間がかかり、更にプログラム命令ワ ードを記憶する余分なメモリスペースが必要になる。

【0005】1つのコード片を実行するために、2つ以 上の命令セットを使用可能なプロセッサは次の2つの情 報を有していなければならない。

- 1) メモリ内のコードのアドレス及び
- 2) 使用する命令セット (すなわちコードが書き込まれ 50 る命令セット)

[0006]

【発明が解決しようとする課題】一般にこれまで提案されたプロセッサでは、異なる命令内のルーチンの呼び出しには、次に述べる処理を実行しなければならなかった。

- 1) サブルーチンの呼出し先を、オリジナルから、自動的に生成される命令セットシーケンス即ちベニヤ (veneer) に切り替える。
- 2) 次にベニヤは、次を実行しなければならない。
- 一呼び出し側のコンテキストをセーブ
- 一正しい命令セットを選択
- ーオリジナルのルーチンを呼び出す
- ーオリジナルのルーチンから復帰する際に元の命令セットを選択
- 一呼び出し側のコンテキストを復帰

【0007】このプロセスはリンカーと称される従来のソフトウェアツールを使用することにより、プログラマーに対して比較的見通しの良いものとなるようにすることができる。しかしながらこのプロセスは異なる命令セットから呼び出される命令ごとに5命令のオーバーヘッドを有しており、かなりの処理オーバーヘッドがもたらされる。

【0008】本発明の目的は複数の命令セットを切り替えるデータ処理装置の能力を向上させることにある。 【0009】

【課題を解決するための手段】本発明は、所定の複数の命令セットの連続するプログラム命令ワードを実行する手段を有するプロセッサコアと、実行すべきプログラム命令ワードを配慮するためのデータメモリと、前記データメモリ内の次のプログラム命令ワードレスタレジスタと、カレンタレジスタの内容を変更するための手段と、前記プログラムカウンタレジスタの1つ以上の所定の表示ピットに応答し、前記所定の複数の命令セットから選択され、前記プログラムカウンタレジスタの前記1つ以上の表示ピットの状態によって指定されるカレント命令セットの対態によって指定されるカレント命令ロードを実行するよう、前記プロセッサコアを制御するための制御手段とを備えたデータ処理装置を提供するものである。

【0010】本発明ではプログラムカウンターレジスタ内にカレント命令セットを選択するための、1つ或いは複数の制御フラグが設けられる。これにより、例えばプランチ命令の実行の一部としてプログラムカウンターレジスタ内に新しい値が書き込まれる際、カレント命令セットを変更することが可能となる。

【0011】本発明は、上記の、これまで提案されているプロセッサの場合と同じように、別個のプロセッサレジスタ(命令セットレジスタとプログラムカウンタレジスタ)で、要求された命令セットとその次の命令アドレ 50

スをエンコードする場合、異なる命令セットで書かれた コードセクションの呼び出しを行うのに、2つの別個の レジスタを更新しなければならないので、命令セットを 切り替えることが困難になることに庄目したものであ る。

10

【0012】例えば、ソーティングすなわち照合(collation)機能を実行するプログラムについて検討する。一般にこのソートを実行するには、一般的なソートルーチンを呼び出す。このソートルーチンは一般的10であるので、所定のシーケンスでソーティングできるものでなければならない。例えば数字の順序、アルファベットの順序、ケース(case)に依存しないアルファベットの順序またはプログラマーが指定する他の関序である。プログラマーがソートの順序を指定する手段は、ルーチンのアドレス(比較ルーチンと称される)をソートルーチンに送ることである。この比較ルーチンは次にソートルーチンにより呼び出され、2つの項目のデータが与えられると、ソートされるシーケンス内で第1の項目を第2の項目の前に置くか、或いは後に置くかを示す値を返す。

【0013】比較ルーチンのアドレスがソートルーチンへ送られると、ソートルーチンは、ルーチンが呼び出される際にどの命令セットが選択されるべきかを知る方法はない。比較ルーチンの実行が試みられる際に、誤った命令セットがカレント命令セットとなっている場合、その結果はひどい失敗をもたらし得る。比較ルーチンが呼び出される際に、どの命令セットが有効にされるべきかを示すため、ソートルーチンに余分な情報を送る必要がある。しかしながらハイレベルの書語、例えばこおよびC++言語で書かれた多くの現行のプログラムでは、ターゲットルーチン(本例ではアドレスおよび命令セット情報)を一義的に識別するのに必要なすべての情報は、単一の機械語で表現できるものとしている。

【0014】本発明は、使用される命令セットを示すための、プログラムカウンタレジスタ(PC)の所定のビットを定義することにより、これらの問題を解消している。上記特定の実施例では、ソートルーチンへ送られる比較ルーチンのアドレスは、そのアドレスの所定のビット内にエンコードされた必要な命令セットを有することができる。比較ルーチンが呼び出されると、表示ビットを含むアドレスはプログラムカウンタレジスタに送られるだけである。

【0015】プログラムカウンタレジスタの所定ビットを、指示ビット(indicator bit)として使用するため確保することもできるが、別の方法では、対応するメモリエリア内の種々の命令セットを用いて、実行されるコードの部分を記憶し、これにより、そのメモリエリアがアクセスされる間、プログラムカウンタは、使用される適当な命令セットを特定する、特定の範囲の値を含む。

*【0016】様々な命令セットから命令をデコードする には、装置は第1命令セットのプログラム命令ワードを デコードするための第1命令デコーダと、第2命令セッ トのプログラム命令ワードをデコードするための第2命 令デコーダを含み、制御手段が現在のプログラム命令ワ ードをデコードするのに、第1命令デコーダまたは第2 命令デコーダのいずれかを制御するように作動できるこ とが好ましい。

【0017】第1命令セットのプログラム命令ワード は、Xビットのプログラム命令ワードであり、第2の命 令セットのプログラム命令ワードは、Yピットのプログ ラム命令ワードであり、YはXと異なることが好まし い。このように共通のプロセッサコアが、より長いプロ グラム命令ワードを有し、潜在的によりパワフルな関連 命令を可能とする命令セットか、或いはより短いプログ ラム命令ワードを有し、よって潜在的により限られた命 令セットが許容されるメモリスペースをセーブする命令 セット、のいずれかによりプログラムされ得る。

【0018】好ましい実施例では、プログラムカウンタ レジスタの1つ以上のビットはプログラムカウンタレジ 20 スタの1つ以上の最上位ピットであり、例えば32ピッ トのプログラムカウンタレジスタでは、かかる大きなプ ログラムカウンタレジスタによってアクセスできる最大 メモリスペースは、通常使用されるメモリスペースより もかなり大きいので、最高位ピットが必要になることは ほとんどない。

【0019】上記と異なり、別の実施例では、プログラ ムカウンタ レジスタの1つ以上のピットはプログラムカ ウンタレジスタの1つ以上の最下位ピットである。この 場合プログラム命令ワードまたはデータワードの最小長 30 ず、算術演算におけるゼロの結果、桁上げ等の発生を表 さが少なくとも2パイトであり、これちビットは多くの 場合使用されない。

【0020】アクセスされるデータメモリ内の無効アド レスを避けるため、データメモリに配憶されたプログラ ム命令ワードにアクセスするための手段を設けることが 好ましく、このアクセス手段はプログラムカウンタレジ スタの1つ以上のピットには応答しない。

【0021】添付図面を参照して次の図示した実施例の 詳細な説明を読めば、本発明の上記およびそれ以外の目 的、特徴および利点が明らかとなろう。

[0022]

V.

➣【真施例】図1は、プロセッサコア10がメモリシステ ム20に結合されたデータ処理装置の略図である。

【0023】このプロセッサコア10はレジスタバンク 30と、プースマルチプライヤ40と、パレルシフタ5 0と、32ビットの算術論理ユニット (ALU) 60 と、書き込みデータレジスタ70とを含む。プロセッサ コア10とメモリシステム20の間には、命令パイプラ イン80と、マルチプレクサ90と、第1命令デコーダー 100と、第2命令デコーダ110と、読み出しデータ 50 コーダ110によって発生されるコア制御信号は、コア

レジスタ120とがある。

【0024】プロセッサコア10の一部であるプログラ ムカウンタ (PC) は、命令システム20のアドレス指 定を表示するように示されている。プログラムカウンタ コントローラ140は、各々の命令が実行され、命令パ イプライン80のための新しい命令をフェッチする必要 があるたびに、プログラムカウンタレジスタ130内の プログラムカウンタ値をインクリメントするように働 く。更に分岐命令が実行されると分岐命令のターゲット アドレスがプログラムカウンタコントローラ140によ りプログラムカウンタ130内にロードされる。

【0025】プロセッサコア10は、種々の機能ユニッ トの間の32ビットのデータ通路を含む。作動中、命令 パイプライン80内の命令は、(マルチプレクサ90の 制御により)第1命令デコーダ100または第2命令デ コーダ110のいずれかによりデコードされ、プロセッ サコア10の個々の機能素子へ送られる種々のコア制御 信号を発生する。これらコア制御信号に応答し、プロセ ッサコアの異なる部分は32ビットの処理演算、例えば 32ビットの乗算、32ビットの加算および32ビット の論理演算を実行する。

【0026】レジスタパンク30はカレントプログラミ ングステータスのレジスタ(CPSR)150と、セー **ブされたプログラミングステータスのレジスタ(SPS** R) 160を含む。カレントプログラミングステータス レジスタ160はプロセッサコア10のための種々の条 件およびステータスフラグをホールドする。これらフラ グは処理モードフラグ(例えばシステムモード、ユーザ ーモード、メモリアボートモード等のフラグ) のみなら 示するプラグを含むことができる。セーブプログラミン グステータスレジスタ160(これはパンク状の複数の かかるセーブプログラミングステータスレジスタのうち の1つでよい) は、処理モードスイッチの切り替えをト リガーする例外条件が発生した場合、現在プログラミン グステータスレジスタ150の内容を一時的に記憶する のに使用される。

【0027】プログラムカウンタレジスタ130は命令 セットフラグTを含む。この命令セットフラグはマルチ 40 プレクサ90の作動を制御するのに使用され、よって現 在データ処理命令をデコードするのに第1命令デコーダー 100または第2命令デコーダ110のいずれを使用す . るかを制御するのに使用される。本実施例では、2つの 命令セット、すなわち第1命令セットと第2命令セット とを示す。第1命令セットは32ピットのプログラム命 令ワードから成り、第1命令デコーダ110によってデ ゴードされ、第2命令セットは16ピットのプログラム 命令ワードを含み、第2命令デコーダ110によってデ コードされる。第1命令デコーダ100と、第2命令デ

10の種々の機能ユニットとコンパーチブルとなってい る。

【0028】プログラム命令ワード長さが異なる1つの 命令セットを使用することにより、より長いワードを有 し、潜在的によりパワフルな関連する命令を可能とする 第1命令セットまたはより短いプログラム命令ワードを 有し、このため、潜在的により限られた命令セットを許 容できるメモリスペースをセーブできる第2命令セット のいずれかにより共通処理コア10にプログラムするこ とが可能となっている。

【0029】命令セットフラグTを設けたことにより第 1命令セットに対し第2命令セットを非直交状態にでき る。これは特に別の直交命令セットを提出し、デコード できるようにするのに用いられるフリービットを用いる ことなく、第1命令セットが現在の命令セットである場 合に有効である。

【0030】命令セットフラグTはプログラムカウンタ レジスタの通常は使用されないピット内に隠されてい る。このことは、Tフラグはプログラムカウンタコント ローラ140によりセットまたはリセットできるが、T フラグのステートはメモリシステム20および命令パイ プライン80の作動に直接影響する必要がないことを意 味している。

【0031】図2および図3はTピットをプログラムカ ウンタレジスタ内にエンコードできる2つの可能な方法 を示すプログラムカウンタレジスタの略図である。これ ら2つの方法ではプログラムカウンタレジスタの通常使 用されない高い桁(最高位)ビットとして、またはプロ グラムカウンタレジスタの通常使用されない低い桁 (最 下位)のピットとしてTピットをエンコードする。

【0032】図2はTピットがプログラムカウンタレジ スタの最高の桁のピットとしてエンコードされているプ ログラムカウンタレジスタ130'の略図である。プロ グラムカウンタレジスタは32ピットレジスタであり、 これにより 2³²パイトをメモリシステム20内でアドレ ス指定できる。しかしながらこのことは、4ギガバイト のアドレス指定可能なメモリスペースに等しいので、2 1ピットプログラムカウンタレジスタにより可能とされ るフルアドレスレンジが必要となることは、ほとんど可 能性がない。

【0033】従って図2におけるTビットはプログラム カウンタレジスタ130.の最高の桁のピットとしてエ ンコードされる。これによっても2ギガパイトのメモリ をアドレス指定できるが、実際には通常この数よりも少 ない数のメモリがアドレス指定され、プログラムカウン タレジスタのうちの他の上位ピットは(図2に示すよう にゼロにできる)。

【0034】解決すべき問題は、Tピットをセットした 時、プログラムカウンタレジスタ130′ はメモリシス

レスをポイントする可能性があることである。換言すれ は、プログラムカウンタレンジ130の32ビットによ りポイントされるメモリアドレスはメモリシステム20 に関する限り無効アドレスである。

【0035】この問題は2つの直接的方法によって解決 できる。1つの技術ではプログラムカウンタレジスタ1 30'の最上位のピット (Tピット) を、メモリシステ ム20の単なるアドレスピットとしては供給しない。こ れとは異なり、メモリシステム20内のアドレスデコー 10 ディングが所定の数の最小の桁のビット(すなわち16 メガバイトのアドレススペースをアドレス指定するのに 最小位の24ビット) だけを検出してもよい。この場 合、残りの、より高い桁のピットのステートは、デコー ドされるアドレスに対応する。この方法は、ある数のア ドレスピットしか必要でないことが予め判っている時の メモリアドレスデコーディングの標準的技術となってい

【0036】先に述べたように、Tピットがプログラム カウンタレジスタ130~からマルチプレクサ90へ送 20 られ、このTピットは第1命令デコーダ100または第 2命令デコーダ110のいずれかへの命令のルーチング を決定する。

【0037】図3は、プログラムカウンタレジスタの最 小位ピットとして命令セットスイッチング用Tピットを エンコードする第2プログラムカウンタレジスタ13 0 ″の略図である。このプログラムカウンタレジスタの 最下位ピットは、最小命令すなわちデータワードサイズ が少なくとも2パイト (この場合16ピット) であるプ ロセッサ内では、通常、使用されない。従って本実施例 30 では命令プログラムワードは32ピット長(4バイト) または16ビット長(2バイト)のいずれかとなり得る。 ので、プログラムカウンタ130からメモリシステム2 0へ供給されるアドレスは常に2の倍数となり、よっ て、アドレスの最小位ピットはゼロとなる。

【0038】プログラムカウンタレジスタ130″の最 小位ピットは、Tピットを記憶するのに使用され、この Tピットは上記のようにマルチプレクサ90へ供給され る。上記のように、プログラムカウンタレジスタ13 0″の最小位ピットは、メモリシステム20により無効 40 アドレスにアクセスされないように、メモリシステムへ は供給されない。

【0039】プログラムカウンタ130はプログラムカ ウンタコントローラ130によって制御されるという事 実によりコア10によって実行される分岐命令の一部と してTビットをセットできることを意味している。例え ばTピットが現在第1(32ピット)の命令セットの使 用を表示するようにセットされており、第2(16ビッ ト)の命令セットを使用するコードの一部への分岐を望く んでいる場合、実行すべき16ビットコードへジャンプ テム20のアドレスレンジをはるかに越えるメモリアド 50 し、同時にプログラムカウンタレジスタ内のTピットを

【0040】図4に、このプロセスを略図で示す。図4は、図3のプログラムカウンタレジスタ130″を用いた32ビット命令セットと16ビット命令セットとの切り替えを示すフローチャートである。図4ではTビットが1にセットされている時は、このことは16ビットの命令セットを使用すべきことを意味している。

【0041】図4を参照すると、32ピット命令セットで処理を開始する(200)。種々のデータ処理演算(210)の後にアドレスBadd(1)+1へ分岐するように分岐命令210を実行する。アドレスBadd

(1) は16ピット命令セットを使ったコードの一部のスタートアドレスであり、付け加えられる+1は、Tピットのコードを使用すべきことを表示するTピットの切り替えに使用される。ターゲットアドレスBadd (1)では、16ピット命令セットを用いて種々のデータ処理演算230が実行される。次に32ピット命令セットに戻るように、分岐命令240が実行される。特に分岐命令240は32ピットコードの一部を参照するターゲットアドレスBadd (2)であり、このアドレスにはTピットをゼロステートへ戻すようにゼロが加算される。ターゲットアドレスBadd (2)では、種々のデータ処理演算210が実行され、処理が終了する (260)。

【0042】プログラムカウンタ130内のTピットを 変えることにより、2つの命令セット間の切り替えが行 われると、マルチプレクサ90による実際の切り替えが 遅延され、現在、パイプライン80内に存在している命 令が可能となる。

【0044】現行のプロセッサで第1命令セットを予め

1 を加算 (T ピットを 1 へ変更するため)

8を減算 (カレント命令の前をポイントしているプログラムカウンタを

【0050】 【表2】

補償するため)

4を加算 (カレント命令の長さを補償するため)

3を減算 (全体の変更)

定義し、使用する別のケースでは、プログラムカウンタレジスタ130の通常使用されないピットが、命令セットによって変えられることがないように、現行の第1命令セットにおいて論理的制限があり得る。第2の別ティのために、第1の(現行の)命令セットから第2の命令セットから第2の合せットから第2の一ドを使用しなければならないことも第2ので、プログラムカウンスのコードを使用しなければならないことも第2の音を出れるので、プログラムカウンスタ130の通常使用されないピットへのアクセスを限することなく、第2命令セットを定義で、つる5】命令セット選択シーケンス(ベニアとして

【0045】命令セット選択シーケンス(ベニアとして 知られている)の一例は次の通りである。

[0046]

【表1】

20

ラベル_ベニア XOR (PC, 1) 分岐 ラベル

【0048】別のベニアルーチンでは、排他的OR演算の代わりに減算演算を用い、プログラムカウンタレジスタ130″のTビットを変えることができる。この方法は、あるプロセッサでは減算演算により命令パイプライン80をフラッシュすなわちクリアできるという利点もある。

【0049】次の例は、プログラムカウンタ130°が 現在の命令を8ビットだけ越えてポイントし、現在の命 令が32ビット(4バイト)の命令であると仮定したも のである。従ってプログラムカウンタレジスタ130° の最小位ピットを1に変えるには、現在プログラムカウ ンタレジスタの内容に対して次の値を加減する必要があ ス

18

【0051】従って使用される命令シーケンスは次の通 りとなる。

[0052] 【表3】

ラベル ベニア

SUB 分岐

(PC, PC, 3)

ラベル

(PCをPC-3と置換)

【0053】要約すれば、命令セットしてビットを記憶 するためにプログラムカウンタを使用することには、少

なくとも次のような利点がある。

1. ターゲットアドレスと単一マシンワード内の対応す る命令セットの双方を表示することにより、ターゲット ルーチンを識別する1つの均一な方法が得られる。

2. より少ない数のシーケンスで足りるので、コードサ イズが小さくなる。

3. 各命令内セットルーチンの呼び出しごとにシーケン スを実行することが不要となるので、プロセッサの性能 を向上させることができる。

【0054】以上で添付図面を参照して本発明の図示し た実施例について説明したが、本発明はこれら実施例の みに限定されるものでなく、当業者であれば特許請求の 範囲に記載した発明の要旨から逸脱することなく、種々 の変形および変更が可能であると理解すべきである。

【図1】プロセッサコアおよびメモリシステムを有する データ処理装置の略図である。

【図2】プログラムカウンタレジスタの略図である。

【図3】プログラムカウンタレジスタの略図である。

10 【図4】図3のプログラムカウンタレジスタを用いた2 つの命令セットの切り替えを示す略フローチャートであ

【符号の説明】

10 レジスタパンク

20 メモリシステム

40 ブース乗算器

50 パレルシフタ

60 32 L> FALU

70 書き込みデータレジスタ

100、110 命令デコーダ

130 プログラムカウンタレジスタ

【図面の簡単な説明】

